26-summer_mt
26-spring_outing
25-winter_year-end-party
25-summer_mt
25-fall_ganwolche

KAIST Device-to-System Integration Lab (DSIL)

우리 연구실은 차세대 AI 하드웨어 시스템을 위한 핵심 반도체 기술 개발을 목표로 합니다. 이를 위해 전기전자공학을 중심으로 기계공학, 재료공학, 화학공학을 융합한 다학제적 접근을 통해 소자–패키징–시스템을 연결하는 통합 반도체 기술을 연구하고 있습니다.

Contact

현재는 오랜 호흡으로 박사까지 진학할 학생이나 통합 과정 지원자를 우선적으로 선발합니다. 관심 있는 분들은 CV, 성적표, 연구 활동 자료 (논문, 프로젝트 등)를 제 메일로 보내주시기 바랍니다 (jmkwon@kaist.ac.kr).

최신 뉴스

전체 보기
  • KAIST DSIL 권지민 교수 연구팀이 포스텍 노용영 교수 연구팀과 공동으로 수행한 비강유전성 κ-상 In₂Se₃ 웨이퍼 스케일 논리 트랜지스터 연구가 ‘Nature Communications’에 게재되었으며, 해당 성과가 주요 언론 매체에 보도되었습니다.

주요 보도 기사:

  • [전자신문] 포스텍·카이스트, κ상 인듐셀레나이드 4인치 웨이퍼 규모 논리 트랜지스터 구현 (link)

  • [KPI뉴스] ‘기억’만 하던 반도체 물질, ‘생각’까지 확장…포스텍 연구팀 성과 (link)

  • [경북신문] 포스텍-KAIST, ‘기억하던’ 반도체 소재를 ‘판단하는’ 논리소자로 구현 (link)

  • 읽기 동작의 역방향 전류 억제를 위한 2T0C 메모리 비대칭 Read Transistor 구조 설계

위동진(석박통합 1년차) 학생이 NRF 석사과정생연구장려금 (2026)에 선정되었습니다. 본 사업은 학문후속세대의 성장 단계에 따른 연구기회를 제공하기 위해, 국내 대학원 전업(Full-time) 석박통합과정으로 재학 중인 학생에게 논문 연구를 위한 연구비를 인당 1,200만원, 1년간 지원합니다.

Join Us

전체 보기

VCT based Oxide DRAM

Technology Development (TD), Memory

The Memory Team focuses on oxide-semiconductor-based 2T0C DRAM, pursuing an integrated research framework that spans device architecture, fabrication processes, materials, circuits, and system-level design...

More

High Performance Logic Devices

Technology Development (TD), Logic

This position focuses on advanced CMOS technology development by investigating low-dimensional (2D/1D) transistors through experiments and TCAD simulations. The research extends device concepts to...

More

Standard Cell Design and Benchmarking for 3D-Stacked FETs

Design and Benchmark (DB), DTCO

This position focuses on evaluating and abstracting the physical characteristics of silicon 3D-stacked FETs and novel-material devices from the standard-cell perspective. Building on this...

More

System-Level Benchmarking of Advanced Devices and Packaging Technologies

Design and Benchmark (DB), STCO

This position focuses on system-level benchmarking of advanced devices and packaging technologies. The candidate will work on evaluating the performance, energy efficiency, and scalability...

More

Advanced Packaging Technologies

Components and Packaging (CP), Packaging

This position focuses on integrated electrical, mechanical, and thermal design, experimentation, measurement, and development for high-speed signal transmission based on advanced packaging building-block technologies....

More

RF Packaging and Heterogeneous Integration

Components and Packaging (CP), Radio-Frequency

This position focuses on RF packaging and heterogeneous integration for next-generation wireless systems, particularly the integration of power amplifiers (PAs) within low-loss glass substrates....

More

I/O Circuit Design for Multi-Chip Systems

Design and Benchmark (DB) or Component Packaging (CP)

This position focuses on the design of IO circuits — particularly logical PHY for die-to-die (D2D) interconnects — that form the backbone of future...

More

Agent AI for Semiconductor System

개별연구 학생 (Undergraduate Internship)

This position focuses to establish a next-generation AI-native semiconductor design framework that enables integrated optimization across the Device–Circuit–Package–System stack. It includes AI-based standard cell...

More